•                Verilog HDL版 內(nèi) 容 簡 介

本書系統(tǒng)地介紹了EDA技術(shù)和Verilog HDL硬件描述語言，將Verilog HDL的基礎(chǔ)知識(shí)、編程技巧和實(shí)用方法與實(shí)際工程開發(fā)技術(shù)在Quartus II 13.1上很好地結(jié)合起來，使讀者通過本書的學(xué)習(xí)能迅速了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實(shí)用技術(shù)，為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅(jiān)實(shí)的理論與實(shí)踐基礎(chǔ)。

作者依據(jù)高校課堂教學(xué)和實(shí)驗(yàn)操作的規(guī)律與要求，并以提高學(xué)生的實(shí)際工程設(shè)計(jì)能力和自主創(chuàng)新能力為目的，合理編排全書內(nèi)容。全書共分為8個(gè)部分：EDA技術(shù)的概述、Verilog HDL語法知識(shí)及其實(shí)用技術(shù)、Quartus II及LPM宏模塊的詳細(xì)使用方法、有限狀態(tài)機(jī)設(shè)計(jì)技術(shù)、16位實(shí)用CPU設(shè)計(jì)技術(shù)及創(chuàng)新實(shí)踐項(xiàng)目、基于ModelSim的Test Bench仿真技術(shù)、以及基于MATLAB和DSP Builder平臺(tái)的EDA設(shè)計(jì)技術(shù)及大量實(shí)用系統(tǒng)設(shè)計(jì)示例。除個(gè)別章節(jié)外，大多數(shù)章都安排了相應(yīng)的習(xí)題和大量針對(duì)性強(qiáng)的實(shí)驗(yàn)與設(shè)計(jì)項(xiàng)目。書中列舉的Verilog HDL示例都經(jīng)編譯通過或經(jīng)硬件測試通過。

本書主要面向高等院校本、�？频腅DA技術(shù)和Verilog HDL語言基礎(chǔ)課，推薦作為電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、電子對(duì)抗、儀器儀表、數(shù)字信號(hào)或圖像處理等學(xué)科專業(yè)和相關(guān)實(shí)驗(yàn)指導(dǎo)課的教材用書或主要參考書，同時(shí)也可作為電子設(shè)計(jì)競賽、FPGA開發(fā)應(yīng)用的自學(xué)參考書。

附錄配套課后實(shí)驗(yàn)設(shè)備1.pdf

第3版 第2章 程序結(jié)構(gòu)與數(shù)據(jù)類型.pdf

第3版 第1章 EDA技術(shù)概述.pdf

第3版 第3章 行為語句.pdf

第3版 第5章 Verilog運(yùn)算符與結(jié)構(gòu)描述語句.pdf

第3版 第4章 FPGA硬件實(shí)現(xiàn).pdf

第3版 第6章  LPM宏模塊用法.pdf

第3版 第8章 狀態(tài)機(jī)設(shè)計(jì)技術(shù).pdf

第3版 第7章 Verilog HDL深入.pdf

第3版 第9章 16位CPU創(chuàng)新設(shè)計(jì).pdf

第3版 第10章 Verilog HDL仿真及相關(guān)語句.pdf

第3版 第11章 DSP Builder系統(tǒng)設(shè)計(jì)方法.pdf

第3版 第12章 DSP Builder設(shè)計(jì)深入.pdf

VHDL版 內(nèi) 容 簡 介

本書系統(tǒng)地介紹了EDA技術(shù)和VHDL硬件描述語言，將VHDL的基礎(chǔ)知識(shí)、編程技巧和實(shí)用方法與實(shí)際工程開發(fā)技術(shù)在Quartus II 13.1上很好地結(jié)合起來，使讀者通過本書的學(xué)習(xí)能迅速了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實(shí)用技術(shù)，為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅(jiān)實(shí)的理論與實(shí)踐基礎(chǔ)。

作者依據(jù)高校課堂教學(xué)和實(shí)驗(yàn)操作的規(guī)律與要求，并以提高學(xué)生的實(shí)際工程設(shè)計(jì)能力和自主創(chuàng)新能力為目的，合理編排全書內(nèi)容。全書共分為8個(gè)部分：EDA技術(shù)的概述、VHDL語法知識(shí)及其實(shí)用技術(shù)、Quartus II及LPM宏模塊的詳細(xì)使用方法、有限狀態(tài)機(jī)設(shè)計(jì)技術(shù)、16位實(shí)用CPU設(shè)計(jì)技術(shù)及創(chuàng)新實(shí)踐項(xiàng)目、基于ModelSim的Test Bench仿真技術(shù)、以及基于MATLAB和DSP Builder平臺(tái)的EDA設(shè)計(jì)技術(shù)及大量實(shí)用系統(tǒng)設(shè)計(jì)示例。除個(gè)別章節(jié)外，大多數(shù)章都安排了相應(yīng)的習(xí)題和大量針對(duì)性強(qiáng)的實(shí)驗(yàn)與設(shè)計(jì)項(xiàng)目。書中列舉的VHDL示例都經(jīng)編譯通過或經(jīng)硬件測試通過。

本書主要面向高等院校本、專科的EDA技術(shù)和VHDL語言基礎(chǔ)課，推薦作為電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、電子對(duì)抗、儀器儀表、數(shù)字信號(hào)或圖像處理等學(xué)科專業(yè)和相關(guān)實(shí)驗(yàn)指導(dǎo)課的教材用書或主要參考書，同時(shí)也可作為電子設(shè)計(jì)競賽、FPGA開發(fā)應(yīng)用的自學(xué)參考書。

附錄配套課后實(shí)驗(yàn)設(shè)備1.pdf

第5版 第2章 程序結(jié)構(gòu)與數(shù)據(jù)對(duì)象.pdf

第5版 第1章 概 述.pdf

第5版 第3章 數(shù)據(jù)類型與順序語句.pdf

第5版 第4章 時(shí)序仿真與硬件實(shí)現(xiàn).pdf

第5版 第5章 并行語句.pdf

第5版 第6章 LPM宏模塊使用方法.pdf

第5版 第7章 VHDL設(shè)計(jì)深入.pdf

第5版 第8章 狀態(tài)機(jī)設(shè)計(jì)技術(shù).pdf

第5版 第10章 VHDL仿真和語句補(bǔ)充.pdf

第5版 第9章 16位CPU創(chuàng)新設(shè)計(jì).pdf

第5版 第11章 DSP Builder系統(tǒng)設(shè)計(jì)方法.pdf

第5版 第12章 DSP Builder設(shè)計(jì)深入.pdf

提供課后配套實(shí)驗(yàn)(提供VHDL\Verilog HDL版本）