★ 自主設(shè)計與自主創(chuàng)新實驗區(qū)主要由含20萬邏輯門的CycloneII新型大規(guī)模FPGA EP2C5構(gòu)成。它包含4608個LEs、5064個觸發(fā)器、12萬個可編輯RAM/ROM存儲單元、2個參數(shù)可設(shè)置型嵌入式鎖相環(huán)（可倍頻至400MHz）、26個9bit乘9bit可編輯數(shù)字乘法器。在QuartusII設(shè)計平臺中含有幾乎所有類型的74系列器件的庫。具體使用和實驗方法，包括在FPGA上完成傳統(tǒng)74系列器件構(gòu)成的實驗方法，以及傳統(tǒng)實驗向創(chuàng)新實驗過渡的方法都可參考科學(xué)出版社的《數(shù)字電子技術(shù)與數(shù)字系統(tǒng)》一書。

硬件配置：

傳統(tǒng)實驗配置：

1、模板由2mm具有良好電磁兼容性的雙層SX8200-J板構(gòu)成。

集成電路插座（若干8P、14P、16P、20P、28P、40P等）、蜂鳴器模塊、電位器等。

2、電源有自動保護(hù)的+5V，+12V、-12V、、+3.3V、+1.2V（用于FPGA）。

3、通過鎖相環(huán)可獲得的時鐘頻率有10M-400MHz；通過DDS函數(shù)信號發(fā)生器可獲得0.05Hz至15MHz之間任何頻率，步進(jìn)精度0.03Hz；通過標(biāo)準(zhǔn)時鐘可獲得標(biāo)準(zhǔn)時鐘頻率：0.5Hz、1Hz、4、8、16、64、128、256、512、1024、4096、32768Hz等19個頻率。

基于自動設(shè)計技術(shù)的自主設(shè)計配置：

1、DDS函數(shù)信號發(fā)生器。功能指標(biāo)可參考以上“二、康芯DDS函數(shù)信號發(fā)生器”一節(jié)的KX_DDS6系統(tǒng)。

2、嵌入式邏輯分析儀�？衫幂d于DDS函數(shù)信號發(fā)生器中的嵌入式邏輯分析儀SignalTapII對實驗?zāi)K進(jìn)行實時測試，引導(dǎo)學(xué)生與工程實際0接觸。

3、兩個4位BCD碼和HEX十六進(jìn)制碼發(fā)生器；12個高低電平發(fā)生開關(guān)、4X4控制鍵盤、4個沒有任何毛刺，及純凈的的單脈沖發(fā)生鍵。

4、16個發(fā)光管、兩個7段顯示的數(shù)碼、6個帶BCD/HEX16進(jìn)制碼譯碼器的數(shù)碼管、4行X20字液晶屏。

5、USB-Blaster編程器一個、ByteBlasterMV編程模塊一個、AT89S51一片。

6、5功能智能邏輯筆一個：測高電平、低電平、中電平、高阻態(tài)、脈沖。

3類實驗項目：

1、利用傳統(tǒng)器件（如74系列器件）以傳統(tǒng)的方式完成數(shù)字電路實驗。KX_DG3提供完成所有此類實驗的平臺；

2、作為向自主設(shè)計平臺過渡訓(xùn)練，利用QuartusII在FPGA上重復(fù)完成以上所有傳統(tǒng)數(shù)字電路實驗，但利用先進(jìn)的時序仿真器來測試電路模型，包括競爭冒險現(xiàn)象等等（方法可參考科學(xué)出版社的《數(shù)字電子技術(shù)與數(shù)字系統(tǒng)》）；

3、利用DDS函數(shù)信號發(fā)生器、QuartusII、時序仿真工具、嵌入式邏輯分析儀SignalTapII、在系統(tǒng)讀寫器In-System Memory Content Editor等，實現(xiàn)自主設(shè)計，培養(yǎng)自主設(shè)計和自主創(chuàng)新能力。使學(xué)生在數(shù)字電路學(xué)習(xí)階段就能在原理認(rèn)知、動手能力、實踐水平和創(chuàng)新意識方面較之傳統(tǒng)實驗方式的訓(xùn)練有質(zhì)的飛躍，為后期的學(xué)習(xí)打好堅實的理論與實踐基礎(chǔ)。

注，配備數(shù)字電路設(shè)計示例若干：電子琴；5歌曲演奏（梁祝、敖包相會、十送紅軍、采茶舞曲等）；頻率計；乒乓球游戲；交通燈控制；PWM等。

相關(guān)產(chǎn)品