隨著電子技術(shù)的發(fā)展，核心技術(shù)已經(jīng)愈來愈集中在集成電路芯片和軟件之中，其中CPU和OS設(shè)計(jì)技術(shù)是最為核心的技術(shù)。特別是高性能計(jì)算機(jī)技術(shù)一直是衡量國家實(shí)力的一個(gè)重要標(biāo)志。美國的高校本科計(jì)算機(jī)專業(yè)中都無一不是安排了CPU硬件設(shè)計(jì)方面的課程和實(shí)驗(yàn)內(nèi)容。例如麻省理工學(xué)院的一門相關(guān)課程就是《計(jì)算機(jī)系統(tǒng)設(shè)計(jì)》。學(xué)生在實(shí)驗(yàn)課中，須自主完成ALU、單指令周期CPU（single cycle CPU）、多指令周期CPU，乃至實(shí)現(xiàn)流水線32位MIPS CPU和Cache的設(shè)計(jì)；Stanford大學(xué)計(jì)算機(jī)系的本科生也有相似的課程和實(shí)驗(yàn)，即《計(jì)算機(jī)組成與設(shè)計(jì)》課。實(shí)驗(yàn)要求學(xué)生以各自獨(dú)立的形式，用硬件描述語言自主實(shí)現(xiàn)CPU、VGA顯示控制模塊等接口，最后實(shí)現(xiàn)于FPGA中，并完成軟硬件調(diào)試。此外，如University of California和Berkeley和Brigham Young University等學(xué)校在基于FPGA的超級(jí)計(jì)算機(jī)研制方面也有大量成果。

然而我國高校計(jì)算機(jī)專業(yè)對(duì)等課程的教學(xué)情況總體而言不容樂觀。盡管也通常包含了《計(jì)算機(jī)組成原理》的課程，但調(diào)研表明，多數(shù)學(xué)校僅將此課程定位在計(jì)算機(jī)模型認(rèn)知的層面上；而在實(shí)驗(yàn)與實(shí)踐方面，此課程的實(shí)驗(yàn)則主要是完成由分離元件構(gòu)成的簡(jiǎn)單模型CPU的驗(yàn)證性實(shí)驗(yàn)，根本談不上與實(shí)際工程相聯(lián)系的設(shè)計(jì)，更沒有國外高校類同的自主創(chuàng)新型CPU設(shè)計(jì)任務(wù)，以及與現(xiàn)代計(jì)算機(jī)系統(tǒng)硬件設(shè)計(jì)工程相吻合的教學(xué)與實(shí)踐內(nèi)容。這導(dǎo)致了國內(nèi)大多數(shù)計(jì)算機(jī)專業(yè)人才知識(shí)結(jié)構(gòu)一直存在的“偏軟怕硬”的缺陷。

針對(duì)這一情況，科學(xué)出版社就于2007年就推出了《現(xiàn)代計(jì)算機(jī)組成原理》一書，潘松等教授編著。該教材后被評(píng)為國家級(jí)精品教材（上圖。在當(dāng)年國內(nèi)高校所有專業(yè)教材中，評(píng)選出的218種教材中，該書是唯一涉及計(jì)算機(jī)組成原理的教材）�！冬F(xiàn)代計(jì)算機(jī)組成原理》第二版（上圖。2013年）提供了基于現(xiàn)代計(jì)算機(jī)設(shè)計(jì)技術(shù)的關(guān)于CPU和計(jì)算機(jī)系統(tǒng)硬件設(shè)計(jì)理論和設(shè)計(jì)技術(shù)方面較完整和豐富的內(nèi)容。其中有基于單片F(xiàn)PGA硬件平臺(tái)的微程序控制模式的8位CISC模型計(jì)算機(jī)原理和設(shè)計(jì)技術(shù)；16位實(shí)用CISC CPU的基本原理、設(shè)計(jì)技術(shù)和創(chuàng)新實(shí)踐指導(dǎo)；基于流水線技術(shù)的RISC CPU設(shè)計(jì)技術(shù)；基于32位OpenRISC1200處理器系統(tǒng)的SOC構(gòu)建和應(yīng)用設(shè)計(jì)以及基于經(jīng)典處理器的8051CPU核與8088/8086 CPU核構(gòu)建SOC(System Of a Chip)系統(tǒng)的基本理論和設(shè)計(jì)技術(shù)。對(duì)應(yīng)每一章，還提供了有針對(duì)性的實(shí)驗(yàn)與實(shí)踐項(xiàng)目，甚至包括激發(fā)學(xué)習(xí)者創(chuàng)新意識(shí)和培養(yǎng)創(chuàng)新能力的CPU創(chuàng)新設(shè)計(jì)競(jìng)賽項(xiàng)目。

近些年中，認(rèn)可并實(shí)踐此教材基本教學(xué)理念和教學(xué)實(shí)驗(yàn)內(nèi)容的高校不斷增加，其中許多高校的計(jì)算機(jī)專業(yè)選擇此書作為教材或選擇教材中提到的FPGA實(shí)驗(yàn)系統(tǒng)來完成對(duì)應(yīng)的硬件實(shí)驗(yàn)；這些學(xué)校有西安交大、西北大學(xué)、中國人民大學(xué)、吉首大學(xué)、哈工大、北航、中國民航大學(xué)和南郵、大連理工等三十余所高校。最難得的是，最早加入這一教改行列的學(xué)校竟然是一所外語學(xué)校，即廣州外語學(xué)院。該校有關(guān)老師對(duì)于外語專業(yè)學(xué)生兼修計(jì)算機(jī)軟件技術(shù)和基于FPGA的計(jì)算機(jī)硬件設(shè)計(jì)技術(shù)在拓寬就業(yè)口徑，提高就業(yè)率方面所表現(xiàn)出的優(yōu)勢(shì)有很高的評(píng)價(jià)。

利用QuartusII軟件的強(qiáng)大功能:

利用QuartusII的In-System Sources and Probes實(shí)時(shí)測(cè)試載入FPGA中的8位模型機(jī)執(zhí)行指令的波形其中的M、uA、RAM、BUS、WE分別是微指令、微地址、存儲(chǔ)器、總線數(shù)據(jù)、RAM寫允許等信號(hào)

利用嵌入式邏輯分析儀對(duì)載入FPGA中的16位CPU的運(yùn)行情況進(jìn)行實(shí)時(shí)測(cè)試的波形和數(shù)據(jù)

對(duì)于加法指令和存數(shù)指令在16位CPU中的執(zhí)行情況的仿真波形片段

型號(hào)：KX-CPD4S（具體參數(shù)可咨詢客服）

第一部分：核心板

1、CycloneIV型FPGA EP4CE55F484腳。含55856個(gè)可編程邏輯宏單元，2396160個(gè)SRAM存儲(chǔ)單元、4個(gè)鎖相環(huán)。

2、16M FPGA專用配置存儲(chǔ)器EPCS16。

4、64 MB SDRAM.支持8位和16位總線。

5、64 MB FLASH 串行存儲(chǔ)器。

6、TF卡接口

7、5個(gè)單脈沖式開關(guān)

8、2組十芯可擴(kuò)展IO口

9、揚(yáng)聲器。

10、2組20MHz有源晶體振蕩器。用于驅(qū)動(dòng)FPGA中的4個(gè)鎖相環(huán)。

11、VGA接口及其適配電路。

12、PS/2 鼠標(biāo)/鍵盤接口。

13、點(diǎn)陣和字符液晶接口。

14、兩組共80芯擴(kuò)展接口。

15、語音輸入、輸出處理接口

第二部分：主系統(tǒng)

1、KX_USB-Blaster2型雙功能編程器：(1)USB-Blaster編程下載功能(支持AS、PS、JTAG模式):1、對(duì)FPGA/CPLD進(jìn)行配置或編程；2、對(duì)配置器件EPCSx編程；3、訪問和編輯FPGA內(nèi)部RAM；4、調(diào)試Nios2，完成SOPC設(shè)計(jì)；5、支持SignalTapII 嵌入式邏輯分析儀。

(2)USB到UART串行通信轉(zhuǎn)換：1、通過USB與FPGA串行通信，實(shí)現(xiàn)PC與FPGA的串行通信，且無需RS232電平轉(zhuǎn)換；2、通過USB與單片機(jī)的串行通信，實(shí)現(xiàn)PC與通用單片機(jī)的UART串行通信；3、通過USB對(duì)STC等系列單片機(jī)進(jìn)行直接編程開發(fā)，無需電平轉(zhuǎn)換。

2、多功能重配置型高效率實(shí)驗(yàn)控制電路。主系統(tǒng)板上含有Multi-task Reconfiguration（多功能重配置結(jié)構(gòu)）控制電路。該電路結(jié)構(gòu)能僅通過一個(gè)鍵的控制，實(shí)現(xiàn)純電子方式切換，選擇十余種面向不同實(shí)驗(yàn)需要的針對(duì)FPGA目標(biāo)芯片的硬件電路連接結(jié)構(gòu)。

3、FPGA中運(yùn)行多種經(jīng)典實(shí)用處理器IP核。系統(tǒng)允許在核心板的大規(guī)模FPGA中運(yùn)行多種經(jīng)典實(shí)用軟硬處理器IP核，包括：（1）基于微指令的8位模型處理器、（2）基于狀態(tài)機(jī)指令控制結(jié)構(gòu)的16位實(shí)用處理器、（3）基于精簡(jiǎn)指令流水線結(jié)構(gòu)的16位處理器（4）8051軟核處理器(基于商業(yè)級(jí)全兼容MCS-51單片機(jī)IP核。利用此核，實(shí)驗(yàn)者可以實(shí)現(xiàn)傳統(tǒng)單片機(jī)實(shí)驗(yàn)系統(tǒng)無法達(dá)到的SOC(片上系統(tǒng))設(shè)計(jì)。即將單片CPU、RAM、ROM以及其它各類接口電路模塊設(shè)計(jì)在同一片F(xiàn)PGA中、（5）32位軟核NiosII Gen2嵌入式系統(tǒng)處理器。

4、5功能智能邏輯筆：可顯示高電平、低電平、中電平、高阻態(tài)、脈沖信號(hào)。注意有“高阻態(tài)”測(cè)試功能。

5、獨(dú)立的標(biāo)準(zhǔn)時(shí)鐘頻率20個(gè)。20M~0.5HZ，從低到高20組時(shí)鐘可供選擇（對(duì)于初學(xué)者多頻可選很重要）。

6、電源有自動(dòng)保護(hù)的+5V，+12V、-12V、、+3.3V、2.5V+、1.2V。

7、8個(gè)LED放光二級(jí)管，8個(gè)撥碼開關(guān)，揚(yáng)聲器。

8、DDS信號(hào)輸出口及幅度、偏移調(diào)諧。

9、6個(gè)標(biāo)準(zhǔn)可擴(kuò)展IO十芯座，1個(gè)十四芯座；4組可擴(kuò)展模塊座，1個(gè)可擴(kuò)展DDS模塊座、一個(gè)可擴(kuò)展7寸彩屏液晶座；

10、CPLD3032

11、含掃描的智能譯碼電路模塊，12個(gè)按鍵、其中按鍵可切換成脈沖式、高低電平式、輸出4位二進(jìn)制式電路模式，8數(shù)碼可切換成直通非譯碼動(dòng)態(tài)掃描式、智能BCD譯碼、16進(jìn)制譯碼；16個(gè)發(fā)光二極管；

第三部分：擴(kuò)展模塊

第四部分：實(shí)驗(yàn)內(nèi)容

組成原理實(shí)驗(yàn)（基于FPGA單片完成）

●算術(shù)ALU運(yùn)算器、可完成8位加法，減法等及邏輯運(yùn)算功能；