現(xiàn)代計算機(jī)組成與SOC創(chuàng)新設(shè)計開發(fā)系統(tǒng)

               型號：KX-CPD55

隨著電子技術(shù)的發(fā)展，核心技術(shù)已經(jīng)愈來愈集中在集成電路芯片和軟件之中，其中CPU和OS設(shè)計技術(shù)是最為核心的技術(shù)。特別是高性能計算機(jī)技術(shù)一直是衡量國家實力的一個重要標(biāo)志。美國的高校本科計算機(jī)專業(yè)中都無一不是安排了CPU硬件設(shè)計方面的課程和實驗內(nèi)容。例如麻省理工學(xué)院的一門相關(guān)課程就是《計算機(jī)系統(tǒng)設(shè)計》。學(xué)生在實驗課中，須自主完成ALU、單指令周期CPU（single cycle CPU）、多指令周期CPU，乃至實現(xiàn)流水線32位MIPS CPU和Cache的設(shè)計；Stanford大學(xué)計算機(jī)系的本科生也有相似的課程和實驗，即《計算機(jī)組成與設(shè)計》課。實驗要求學(xué)生以各自獨立的形式，用硬件描述語言自主實現(xiàn)CPU、VGA顯示控制模塊等接口，最后實現(xiàn)于FPGA中，并完成軟硬件調(diào)試。此外，如University of California和Berkeley和Brigham Young University等學(xué)校在基于FPGA的超級計算機(jī)研制方面也有大量成果。

然而我國高校計算機(jī)專業(yè)對等課程的教學(xué)情況總體而言不容樂觀。盡管也通常包含了《計算機(jī)組成原理》的課程，但調(diào)研表明，多數(shù)學(xué)校僅將此課程定位在計算機(jī)模型認(rèn)知的層面上；而在實驗與實踐方面，此課程的實驗則主要是完成由分離元件構(gòu)成的簡單模型CPU的驗證性實驗，根本談不上與實際工程相聯(lián)系的設(shè)計，更沒有國外高校類同的自主創(chuàng)新型CPU設(shè)計任務(wù)，以及與現(xiàn)代計算機(jī)系統(tǒng)硬件設(shè)計工程相吻合的教學(xué)與實踐內(nèi)容。這導(dǎo)致了國內(nèi)大多數(shù)計算機(jī)專業(yè)人才知識結(jié)構(gòu)一直存在的“偏軟怕硬”的缺陷。

針對這一情況， 科學(xué)出版社就于2007年就推出了《現(xiàn)代計算機(jī)組成原理》一書，潘松等教授編著。該教材后被評為國家級精品教材（上圖。在當(dāng)年國內(nèi)高校所有專業(yè)教材中，評選出的218種教材中，該書是唯一涉及計算機(jī)組成原理的教材）�！冬F(xiàn)代計算機(jī)組成原理》第二版（上圖。2013年）提供了基于現(xiàn)代計算機(jī)設(shè)計技術(shù)的關(guān)于CPU和計算機(jī)系統(tǒng)硬件設(shè)計理論和設(shè)計技術(shù)方面較完整和豐富的內(nèi)容。其中有基于單片F(xiàn)PGA硬件平臺的微程序控制模式的8位CISC模型計算機(jī)原理和設(shè)計技術(shù)；16位實用CISC CPU的基本原理、設(shè)計技術(shù)和創(chuàng)新實踐指導(dǎo)；基于流水線技術(shù)的RISC CPU設(shè)計技術(shù)；基于32位OpenRISC1200處理器系統(tǒng)的SOC構(gòu)建和應(yīng)用設(shè)計以及基于經(jīng)典處理器的8051CPU核與8088/8086 CPU核構(gòu)建SOC(System Of a Chip)系統(tǒng)的基本理論和設(shè)計技術(shù)。對應(yīng)每一章，還提供了有針對性的實驗與實踐項目，甚至包括激發(fā)學(xué)習(xí)者創(chuàng)新意識和培養(yǎng)創(chuàng)新能力的CPU創(chuàng)新設(shè)計競賽項目。

近些年中，認(rèn)可并實踐此教材基本教學(xué)理念和教學(xué)實驗內(nèi)容的高校不斷增加，其中許多高校的計算機(jī)專業(yè)選擇此書作為教材或選擇教材中提到的FPGA實驗系統(tǒng)來完成對應(yīng)的硬件實驗；這些學(xué)校有西安交大、西北大學(xué)、中國人民大學(xué)、吉首大學(xué)、哈工大、北航、中國民航大學(xué)和南郵、大連理工等三十余所高校。最難得的是，最早加入這一教改行列的學(xué)校竟然是一所外語學(xué)校，即廣州外語學(xué)院。該校有關(guān)老師對于外語專業(yè)學(xué)生兼修計算機(jī)軟件技術(shù)和基于FPGA的計算機(jī)硬件設(shè)計技術(shù)在拓寬就業(yè)口徑，提高就業(yè)率方面所表現(xiàn)出的優(yōu)勢有很高的評價。

 一、模塊化計算機(jī)原理與設(shè)計綜合實驗系統(tǒng)

KX_CPD結(jié)構(gòu)示意圖。由于以上介紹的4教材中大量的實驗和設(shè)計項目涉及許多不同類型的，可自由增減的擴(kuò)展模塊，主系統(tǒng)平臺上有許多標(biāo)準(zhǔn)接口。以其為核心，對于不同的實驗設(shè)計項目，可接插上對應(yīng)的接口模塊。如VGA/PS2模塊、TFT數(shù)字彩色液晶模塊、USB模塊、寬位數(shù)據(jù)輸入輸出模塊、SD卡模塊、點陣液晶模塊、各類存儲器模塊、各類A/D與D/A模塊及各類鍵盤模塊等；這些模塊可以是現(xiàn)成的，也可以根據(jù)主系統(tǒng)平臺的標(biāo)準(zhǔn)接口和創(chuàng)新要求由教師或?qū)W生自行開發(fā)。     通常，諸如EDA技術(shù)、計算機(jī)組成與設(shè)計、微機(jī)原理與接口技術(shù)、單片機(jī)技術(shù)等傳統(tǒng)實驗平臺多數(shù)是整體結(jié)構(gòu)型的，雖也可完成多種類型實驗，但由于整體結(jié)構(gòu)不可變動，實驗項目和類型是預(yù)先設(shè)定和固定的，很難有自主發(fā)揮的余地，對于學(xué)生的創(chuàng)新思想與創(chuàng)新設(shè)計如果與實驗系統(tǒng)的結(jié)構(gòu)不吻合，便無法在此平臺上獲得驗證；同樣，教師若有新的創(chuàng)新型實驗項目，也無法及時融入實驗系統(tǒng)供學(xué)生發(fā)揮。因此此類平臺不具備可持續(xù)拓展的潛力，也沒有隨需要更新和升級的能力。特別是針對EDA/SOPC的創(chuàng)新實驗，涉及的自主設(shè)計項目更多，結(jié)構(gòu)變化更大，系統(tǒng)更復(fù)雜，完全不可能預(yù)知最后設(shè)計出的創(chuàng)新項目應(yīng)該包含哪些功能結(jié)構(gòu)和接口模塊。顯然，多模塊自由組合結(jié)構(gòu)給出了最好的解決方案。 

模塊化結(jié)構(gòu)給出了最好的解決方案：

○ 在創(chuàng)新實踐中，能提供構(gòu)建計算機(jī)內(nèi)部結(jié)構(gòu)的邏輯資源和存儲器資源，豐富到足以涵蓋學(xué)生的創(chuàng)造力所及的任何形式和規(guī)模設(shè)計項目。

○ 在外圍接口方面，除大量豐富的接口模塊，如VGA、PS2、USB、SD卡、RS232串口、語音處理、AD/DA等等現(xiàn)成的模塊外，還提供能適應(yīng)實驗者隨時根據(jù)自己的創(chuàng)新實驗需要，自主安排和設(shè)計新功能模塊的標(biāo)準(zhǔn)接口。

○ 從該教材多數(shù)章節(jié)也能看出，特別是對于CPU設(shè)計，將實驗硬件平臺定位于大規(guī)模邏輯容量的FPGA，在硬件測試，軟件調(diào)試，軟硬件聯(lián)合開發(fā)與測試方面，以及微指令系統(tǒng)的實時編輯調(diào)試是十分必須的，特別是基于Quartus II平臺的強(qiáng)大的測試工具，如Signal Tap II、In-System Sources and Probes 和In-System Memory Content Editor等具有不可替代的功能。因此，類似模塊自由組合型創(chuàng)新設(shè)計綜合實驗系統(tǒng)，已成為高校目前十分流行的實踐平臺。特別指出：KX_CPD系統(tǒng)在除了適用于此教材中涉及的所有實驗和創(chuàng)新實踐外，還能很專業(yè)地包涵諸如數(shù)字電路與數(shù)字系統(tǒng)設(shè)計實驗、EDA技術(shù)實驗、VHDL/Verilog硬件描述語言應(yīng)用實驗、SOPC開發(fā)、微機(jī)原理與接口技術(shù)實驗及8088/8086/8051 IP核的SOC片上系統(tǒng)設(shè)計等。

圍繞《現(xiàn)代計算機(jī)組成原理》第2版教材的實驗和創(chuàng)新實踐項目，基于單片大規(guī)模FPGA所能實現(xiàn)的實驗和SOC設(shè)計類型包括： 

型號:KX-CPD55 完成以下實驗：

利用QuartusII的In-System Sources and Probes實時測試載入FPGA中的8位模型機(jī)執(zhí)行指令的波形其中的M、uA、RAM、BUS、WE分別是微指令、微地址、存儲器、總線數(shù)據(jù)、RAM寫允許等信號

利用嵌入式邏輯分析儀對載入FPGA中的16位CPU的運(yùn)行情況進(jìn)行實時測試的波形和數(shù)據(jù)

對于加法指令和存數(shù)指令在16位CPU中的執(zhí)行情況的仿真波形片段

○ 基本軟件：1）Quartus II 9.0/11.0；2）ModelSim；3）Synplify；4）IDE；5）8051單片機(jī)IP核；6）8088/8086 CPU IP核；7）8088/8086微機(jī)系統(tǒng)接口模塊IP核：8253核、8237核、8259核、8255IP核和8250等IP核；8）Nios II和64MSRAM  

★ 完成五大類實驗項目 

一、計算機(jī)組成原理與計算機(jī)體系結(jié)構(gòu)類：

◇ 算術(shù)運(yùn)算器、ROM、單雙口RAM、FIFO、FPGA外部RAM/Flash存儲器實驗；

◇ 微控制器時序電路、乘法累加器設(shè)計、程序計數(shù)器與地址寄存器；

◇ 微控制器設(shè)計、總線控制器、鎖相環(huán)應(yīng)用、嵌入式邏輯分析儀應(yīng)用等；

◇ 8位微程序控制的模型計算機(jī)的設(shè)計與實現(xiàn)。包括CPU設(shè)計，硬件指令設(shè)計，軟硬件聯(lián)合開發(fā)等；

◇ 基于FPGA的片上系統(tǒng)（SOC）的MCS-51單片機(jī)IP核實驗與設(shè)計

◇ 基于狀態(tài)機(jī)的完整16位CPU設(shè)計。包括CPU設(shè)計，硬件指令設(shè)計，軟硬件聯(lián)合開發(fā)，SOC實現(xiàn)等；

◇ 基于流水線構(gòu)架的16位RISC CPU設(shè)計及計算機(jī)體系結(jié)構(gòu)相關(guān)實驗；

◇ 基于FPGA的片上系統(tǒng)32位OPEN RISC軟核嵌入式系統(tǒng)軟硬件設(shè)計；◇ 計算機(jī)系統(tǒng)創(chuàng)新設(shè)計與實驗。

二、硬件描述語言HDL與EDA/SOPC技術(shù)類實驗和設(shè)計。

如移位相加硬件乘法器設(shè)計、用流水線技術(shù)設(shè)計高速數(shù)字相關(guān)器、線性反饋移位寄存器設(shè)計、VGA圖像顯示控制器設(shè)計、直接數(shù)字式頻率合成器設(shè)計等實驗。

三、基于單片F(xiàn)PGA的8086/8088 CPU核

8253/8254 IP核（定時器）；8250 IP核（UART串行通信）；8237 IP核（DMA控制器）；8259 IP核（可編程中斷控制器），鎖相環(huán)核等經(jīng)典IBM計算機(jī)系統(tǒng)設(shè)計。由于8086/8088核的全兼容性，傳統(tǒng)微機(jī)原理及微機(jī)接口實驗中的C和8086匯編程序都能直接由該核運(yùn)行，完成基于EDA技術(shù)的微機(jī)原理及微機(jī)接口方面的部分實驗。

四、全國大學(xué)生電子設(shè)計競賽培訓(xùn)及開發(fā)。

能承擔(dān)大學(xué)生電子設(shè)計競賽中許多設(shè)計題目的培訓(xùn)任務(wù)，進(jìn)一步強(qiáng)化計算機(jī)學(xué)生基于現(xiàn)代電子技術(shù)的硬件系統(tǒng)設(shè)計能力。

五、基于MATLAB和DSP Builder的全硬件高速DSP系統(tǒng)實驗和設(shè)計

需要增配多通道超高速ADC/DAC適配板。