服務(wù)類別：新書出版
服務(wù)城市：全國
價格：0 0
價格單位：
Verilog HDL版 內(nèi) 容 簡 介
本書系統(tǒng)地介紹了EDA技術(shù)和Verilog HDL硬件描述語言，將Verilog HDL的基礎(chǔ)知識、編程技巧和實用方法與實際工程開發(fā)技術(shù)在Quartus II 13.1上很好地結(jié)合起來，使讀者通過本書的學(xué)習(xí)能迅速了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實用技術(shù)，為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅實的理論與實踐基礎(chǔ)。
作者依據(jù)高校課堂教學(xué)和實驗操作的規(guī)律與要求，并以提高學(xué)生的實際工程設(shè)計能力和自主創(chuàng)新能力為目的，合理編排全書內(nèi)容。全書共分為8個部分：EDA技術(shù)的概述、Verilog HDL語法知識及其實用技術(shù)、Quartus II及LPM宏模塊的詳細使用方法、有限狀態(tài)機設(shè)計技術(shù)、16位實用CPU設(shè)計技術(shù)及創(chuàng)新實踐項目、基于ModelSim的Test Bench仿真技術(shù)、以及基于MATLAB和DSP Builder平臺的EDA設(shè)計技術(shù)及大量實用系統(tǒng)設(shè)計示例。除個別章節(jié)外，大多數(shù)章都安排了相應(yīng)的習(xí)題和大量針對性強的實驗與設(shè)計項目。書中列舉的Verilog HDL示例都經(jīng)編譯通過或經(jīng)硬件測試通過。
本書主要面向高等院校本、�？频腅DA技術(shù)和Verilog HDL語言基礎(chǔ)課，推薦作為電子工程、通信、工業(yè)自動化、計算機應(yīng)用技術(shù)、電子對抗、儀器儀表、數(shù)字信號或圖像處理等學(xué)科專業(yè)和相關(guān)實驗指導(dǎo)課的教材用書或主要參考書，同時也可作為電子設(shè)計競賽、FPGA開發(fā)應(yīng)用的自學(xué)參考書。
第3版 第2章 程序結(jié)構(gòu)與數(shù)據(jù)類型.pdf
第3版 第5章 Verilog運算符與結(jié)構(gòu)描述語句.pdf
第3版 第8章 狀態(tài)機設(shè)計技術(shù).pdf
第3版 第9章 16位CPU創(chuàng)新設(shè)計.pdf
第3版 第10章 Verilog HDL仿真及相關(guān)語句.pdf
第3版 第11章 DSP Builder系統(tǒng)設(shè)計方法.pdf
第3版 第12章 DSP Builder設(shè)計深入.pdf
VHDL版 內(nèi) 容 簡 介
本書系統(tǒng)地介紹了EDA技術(shù)和VHDL硬件描述語言，將VHDL的基礎(chǔ)知識、編程技巧和實用方法與實際工程開發(fā)技術(shù)在Quartus II 13.1上很好地結(jié)合起來，使讀者通過本書的學(xué)習(xí)能迅速了解并掌握EDA技術(shù)的基本理論和工程開發(fā)實用技術(shù)，為后續(xù)的深入學(xué)習(xí)和發(fā)展打下堅實的理論與實踐基礎(chǔ)。
作者依據(jù)高校課堂教學(xué)和實驗操作的規(guī)律與要求，并以提高學(xué)生的實際工程設(shè)計能力和自主創(chuàng)新能力為目的，合理編排全書內(nèi)容。全書共分為8個部分：EDA技術(shù)的概述、VHDL語法知識及其實用技術(shù)、Quartus II及LPM宏模塊的詳細使用方法、有限狀態(tài)機設(shè)計技術(shù)、16位實用CPU設(shè)計技術(shù)及創(chuàng)新實踐項目、基于ModelSim的Test Bench仿真技術(shù)、以及基于MATLAB和DSP Builder平臺的EDA設(shè)計技術(shù)及大量實用系統(tǒng)設(shè)計示例。除個別章節(jié)外，大多數(shù)章都安排了相應(yīng)的習(xí)題和大量針對性強的實驗與設(shè)計項目。書中列舉的VHDL示例都經(jīng)編譯通過或經(jīng)硬件測試通過。
本書主要面向高等院校本、�？频腅DA技術(shù)和VHDL語言基礎(chǔ)課，推薦作為電子工程、通信、工業(yè)自動化、計算機應(yīng)用技術(shù)、電子對抗、儀器儀表、數(shù)字信號或圖像處理等學(xué)科專業(yè)和相關(guān)實驗指導(dǎo)課的教材用書或主要參考書，同時也可作為電子設(shè)計競賽、FPGA開發(fā)應(yīng)用的自學(xué)參考書。
第5版 第2章 程序結(jié)構(gòu)與數(shù)據(jù)對象.pdf
第5版 第3章 數(shù)據(jù)類型與順序語句.pdf
第5版 第8章 狀態(tài)機設(shè)計技術(shù).pdf
第5版 第9章 16位CPU創(chuàng)新設(shè)計.pdf
第5版 第11章 DSP Builder系統(tǒng)設(shè)計方法.pdf
第5版 第12章 DSP Builder設(shè)計深入.pdf
提供課后配套實驗(提供VHDL\Verilog HDL版本）
